Previous Doc

Next Doc First Hit Go to Doc#

COUNTRY

☐ Generate Collection

L10: Entry 10 of 43

File: JPAB

2001-12758

May 11, 2001

PUB-NO: JP02001127589A

DOCUMENT-IDENTIFIER: JP 2001127589 A

TITLE: BRANCHING FILTER

PUBN-DATE: May 11, 2001

INVENTOR-INFORMATION:

NAME

IGATA) OSAMU

SATO, YOSHIO

MIYASHITA, TSUTOMU HIRASAWA, NOBUAKI

OMORI, HIDEKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY -

FUJITSU LTD

APPL-NO: JP2000331145

APPL-DATE: December 16, 1991

INT-CL (IPC): $\underline{H03} + \underline{9/72}$; $\underline{H03} + \underline{9/25}$

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a <u>branching</u> filter which is capable of being miniaturized while keeping isolation excellent.

SOLUTION: First and second <u>surface acoustic wave</u> filters which are respectively provided with a band passage characteristic and respectively have a signal input/output terminal and a ground terminal are stored in the same cavity of a rectangular solid <u>package</u> PCK. An outer signal terminal T1 connected to the first filter is arranged on the first side of the <u>package</u> PCK on an outer surface, the outer signal terminal T2 connected to the second filter is arranged on the second side of the <u>package</u> PCK on the outer surface, which is opposed to the first side, and, besides, a common outer signal terminal T0 connected to the both first and second filters is disposed at the nearly intermediate point of the third side on the outer surface of the <u>package</u> PCK except the first and the second sides.

COPYRIGHT: (C) 2001, JPO

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 **特期2001** — 127589 (P2001—127589A)

(43)公開日 平成13年5月11日(2001.5.11)

(51) Int.Cl. 7 H 0 3 H 9/72

9/25

識別記号

FΙ

テーマコート*(参考)

H03H 9/72

9/25

Α

審査請求 有 請求項の数1 OL (全 8 頁)

(21)出願番号

特度2000-331145(P2000-331145)

(62)分割の表示

特願平11-111391の分割

(22)出顧日

平成3年12月16日(1991.12.16)

(71)出願人 000005223

宫土通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 伊形 理

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 佐藤 良夫

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100083839

弁理士 石川 泰男

最終頁に続く


(54) 【発明の名称】 分波器

(57)【要約】

【目的】 アイソレーションを良好に保ちつつ極力小型 化することが可能な分波器を提供する。

【構成】 夫々異なる帯域通過特性を有し且つ夫々信号入出力端子、接地端子を具備する第1、第2の弾性表面波フィルタを、長方体パッケージPCKの同一キャビティに収納する。パッケージPCKの外部表面上の第1の辺に、前記第1のフィルタに繋がる外部信号端子T1を設け、第1の辺と対向するパッケージPCKの外部表面上の第2の辺に、前記第2のフィルタに繋がる外部信号端子T2を設け、更に第1又は第2の辺以外のパッケージPCKの外部表面上の第3の辺の略中間点に、前記第1、第2のフィルタの両者に繋がる共通外部信号端子T0を設ける。

本発明の第6実施例



1

【特許請求の範囲】

【請求項1】 それぞれ異なる帯域通過特性を有し、か つ、それぞれ信号入出力端子及び接地端子の設けられた 第1及び第2の弾性表面波フィルタと、

前記第1及び第2の弾性表面波フィルタを同一キャビテ ィに収納する一つの長方体のパッケージと、

前記パッケージの外部表面上の第1の辺に設けられ、該 第1の弾性表面波フィルタにつながる第1の外部信号端 子と、

前記第1の辺と対向する前記パッケージの外部表面上の 10 第2の辺に設けられ、前記第2の弾性表面波フィルタに つながる第2の外部信号端子と、

前記第1または第2の辺以外の前記パッケージの外部表 面上の第3の辺のほぼ中間点に設けられ、前記第1及び 第2の弾性表面波フィルタの両者につながる共通外部信 号端子とを有する、ことを特徴とする分波器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、弾性表面波帯域通過フ ィルタを用いた分波器に関する。

【0002】近年、自動者用電話器、携帯用電話器等の 小型無線通信機の開発が急速に進められ、より一層の小 型化、高性能化が要請されている。これらの無線通信機 には、信号の分岐や挿入を行うための分波器が用いられ ている。分波器は帯域通過フィルタを用いて構成される が、今日では弾性表面波フィルタを用いたものが研究開 発されている。

[0003]

【従来の技術】2つの帯域通過弾性表面波フィルタチッ プ (それぞれの帯域中心周波数 f1 、f2 とする) を用 30 いて分波器を構成する場合、それぞれのチップは気密封 止されたパッケージ内に搭載され、ストリップ線路もし くは小型の集中定数チップ等で形成されたインピーダン ス整合回路のある基板上に設置されるのがこれまでの普 通であった。この方法は、それぞれのフィルタが独立し たケースに納められているためお互いのアイソレーショ ンが良い。

【0004】また、分波器の構成ではなく増幅器等の素 子を同一基板上に組み込むことによりモジュール化され たりした (例えば、特開昭63-54009号公報参 照)。

[0005]

【発明が解決しようとする課題】しかしながら、上記従 来の構成では、パッケージが2つあるため、その占有面 積が大きく小型化が難しい。また、基板上に素子を配置 するため整合回路は素子を避けて設ける必要があり、こ れも無駄なスペースとなる。

【0006】できるだけ小型化するため、2つのフィル タを同一チップ内に形成し一つのパッケージに入れるこ とが望ましいがこの場合、2つのフィルタの相互作用を 50 フィルタチップF1 、F2 の一方の信号端子A1 、B1

避けるため弾性表面波の伝搬路を別々に設ける必要があ り、無駄なスペースができる。また、単体の時に比べチ ップ面積が大きくなるため、製造歩留りも悪くなる。さ らに、2つのフィルタのアイソレーションをとることも 難しい。

【0007】そこで、本発明は、アイソレーションを良 好に保ちつつ極力小型化することが可能な分波器を提供 することを目的とする。

[0008]

【課題を解決するための手段】上記課題を解決するため に、本発明は、図1、図5に示すように、それぞれ異な る帯域中心周波数 f1 、f2 の特性を有し、かつ、それ ぞれ信号入出力端子A1 およびA2 、B1 およびB2 お よび接地端子GND1、GND2を有する複数の弾性表 面波帯域通過フィルタチップF1、F2を、ひとつのパ ッケージPCK内に収納し一体化して構成する。

【0009】また、例えば、図5に示すように、前記弾 性表面波帯域通過フィルタチップF1、F2 は前記パッ ケージPCK内において前記フィルタチップF1、F2 の信号入出力端子A1 およびA2 、B1 およびB2 、接 20 地端子GND1、GND2、前記パッケージPCK内に 設けられた信号入出力端子C1 およびC2 、D1 および D2 、および接地端子GNDを介して信号線 1s 、1g により電気的に接続して構成する。

【0010】また、図5、図6に示すように、前記各フ

ィルタチップF1 、F2 の各信号入出力端子A1 および A2 、B1 およびB2 、および前記パッケージPCKの 信号入出力端子C1 およびC2 、D1 およびD2 は、そ れらを結ぶ信号線が略一直線上に位置するようにする。 【0011】また、図8に示すように、前記一方のフィ ルタチップF1 側における各信号入出力端子A1 、A2 と前記パッケージPCKの信号入出力端子C1、C2と を結ぶ信号線と、前記他方のフィルタチップF2 側にお ける各信号入出力端子B1、B2 と前記パッケージPC Kの信号入出力端子D1、D2とを結ぶ信号線とが、互 いに略直角をなして交わる2つの直線X、Y上に位置す るよう前記各信号入出力端子A1 、A2 、B1 、B2 、 C1 、C2 、D1 、D2 を配置する。

【0012】また、図7に示すように、前記各フィルタ チップF1 、F2 の信号入出力端子A1 、A2 、B1 、 B2 と対応する前記パッケージPCKの信号入出力端子 C1、C2 、D1 、D2 とを結ぶ信号線相互の間に必ず 接地線 1g が介在するよう前記各信号入出力端子A1、 A2 、B1 、B2 、C1 、C2 、D1 、D2 を配置す る。

【0013】また、図9に示すように、前記パッケージ PCK内における前記各フィルタチップF1、F2 間に は接地された金属仕切板Sを設ける。 さらには、図10 に示すように、前記パッケージPCK内における前記各 の共通接続点に電気的につながる共通外部信号端子T 0 、および他方の信号端子A2 、B2にそれぞれ独立し て電気的につながる外部信号端子T1、T2を導出し、 前記各外部信号端子T1、T2 相互を互いに相対向する 位置に設け、かつ、前記共通外部信号端子Toは前記外 部信号端子T1 、T2 相互間を結ぶ線xに直交する線y 上に位置するよう設ける。

[0014]

【作用】請求項1記載の発明によれば、弾性表面波帯域 通過フィルタF1 、F2 はそれぞれ独立したチップで一 10 つのパッケージPCK内に収納されて一体化されるの で、従来のように所定の外囲器内にチップを収納してさ らにモジュール化されたものとは異なり、余分なスペー スを必要とせず、小型化が可能となる。また、小型化に 伴なう弾性表面波帯域通過フィルタF1 、F2相互の接 近によって生じうるアイソレーションの低下を防止し、 小型化を助ける。また、パッケージPCK内の外表面に 導出された共通外部信号端子To、外部信号端子To、 T2 は、互いに略三角形の頂角に位置しそれらは平行な 位置関係とならないので、共通外部信号端子To 、外部 20 信号端子T1 、T2 相互間での信号のクロストークの発 生を防止でき、分波器のモジュールとしての小型化、ア イソレーションの確保をより完全なものにする。

[0015]

【実施例】次に、本発明の好適な実施例を図面に基づい て説明する。

[I]第1実施例

まず図1に、本発明の係る分波器DPLXの構成を示

【0016】図1に示すように、共通外部信号端子To には弾性表面波帯域通過フィルタチップF1 、F2 が並 列に接続されており、各弾性表面波帯域通過フィルタチ ップF1 、F2 からは外部信号端子T1 、T2 がそれぞ れ個別に導出されている。

【0017】弾性表面波帯域通過フィルタチップF1、 F2 は、図2に示すように、互いに異なる帯域中心周波 数を有しており、弾性表面波帯域通過フィルタチップF 1 の帯域中心周波数 f1 は、例えば、887 [MH] z]、弾性表面波帯域通過フィルタチップF2の帯域中 心周波数 f₂ は932 [MHz] に設定され、f₁ < f 40 2の関係になっている。また、弾性表面波帯域通過フィ ルタチップF1 、F2 は、図3 (等価回路) および図4 (実際の配置パターン) に示すように、LT (リチウム タンタレート) 基板上にA1-2%Cu電極材料により 形成されている。直列弾性表面波共振器R1 、R3 、R 4 および並列弾性表面波共振器R2 、R5 は、くし型電 極および反射器を有する一端子対形共振器で構成され る。

【0018】 弾性表面波共振器 R1 は、 弾性表面波帯域 通過フィルタチップ F_1 と弾性表面波帯域通過フィルタ 50 【0024】このように、各端子 C_2 、 A_2 、 A_1 、C

チップF2 との共通接続点側に挿入されており、共通外 部信号端子To 側からみたとき、弾性表面波共振器Ri は初段の共振器となる。

【0019】図4に、弾性表面波共振器R1 ~R5 の配 置パターン側を示す。基板Sub上の両端に接地端子G ND1、GND2が形成され、それらの面に弾性表面波 共振器R2 、チップ信号入力端子A1 (またはB1)、 **弾性表面波共振器R1 、R3、R4 、チップ信号出力端** 子A2 (またはB2)、弾性表面波共振器R5 が形成さ れている。なお、弾性表面波共振器R1 ~R5 の電極指 の形状構造は一般に良く知られているので詳細な図示は 省略する。

【0020】再び図1に戻って、共通外部信号端子To と弾性表面波帯域通過フィルタチップF2 との間には、 インピーダンス整合回路Mが介在されている。インピー ダンス整合回路Mは位相回転用のL(インダクタンス) からなる。インダクタンスしは、具体的には、例えば6 [n H] 程度である。 またインダクタンスしはガラスエ ポキシ基板またはセラミック基板上に金、タングステン (W)、銅(Cu)等の金属ストリップラインにより形 成される。なお、ストリップラインは、ガラスエポキシ 基板の場合、線幅O.5[mm]、長さ11[mm]程 度であり、セラミック基板の場合、線幅O.2[m m]、長さ6 [mm] 程度で実現できる。

【0021】このように弾性表面波フィルタF2 にイン ピーダンス整合回路Mを挿入することで、分波器を構成 する場合の必要条件を満たすことができる。

【0022】次に、本発明の第1実施例の詳細を説明す る。図5に第1実施例に係る分波器DPLXの平面配置 30 図を示す。

【0023】この実施例は、セラミック等の低誘電率材 からなる箱型のパッケージPCK内に弾性表面波帯域通 過フィルタチップF1、F2を横並びに収納し、これら 弾性表面波帯域通過フィルタチップF1 、F2 を収納し たとき隣接する位置に設けられたパッケージ信号出力端 子C2 、チップ信号出力端子A2 、A1 、パッケージ信 号入力端子C1、D1、チップ信号入力端子B1、B 2 、D2 が一直線上に並ぶようにしたものである。パッ ケージ信号出力端子C2 とチップ信号出力端子A2 、チ ップ信号入力端子A』とパッケージ信号入力端子C』、 パッケージ信号入力端子Diとチップ信号入力端子Bi およびチップ信号出力端子B2 とパッケージ信号出力端 子D2 のそれぞれには信号線1s が、例えばワイヤボン ディング等の手法により配線されている。また、接地端 子GNDと接地端子GND2やGND1とGND間には 接地線 1g が配線され、図1に示す回路を構成すべく配 線され、各部は電気的に接続されている。Rは、R1~ Rs を総合的に示したものであり、その内容は図3、図 4に示す通りである。

i、C2、D1、B1、B2、D2を直線上に配置した ことにより、それらを結ぶ信号線 1s が同様に一直線状 となり、その結果、弾性表面波帯域通過フィルタチップ F1 の信号と弾性表面波帯域通過フィルタF2 の信号と が互いに干渉することを防止できる。 つまり、信号線 1 s から電磁波として誘起される信号成分が他の信号線 1 s に混入する割合は、信号線 1s が互いに平行に配され たとき最大となるのであるが、一直線状に配されたとき は電界の方向が一致せず、極めて少ないものとなるので ある。

【0025】なお、図5において、端子ブロックU:、 U2 、U3 は接地端子GND、パッケージ信号入力端子 C1 、C2 、D1 、D2 を設けるためのものであり、P CKと同様にセラミック等の低誘電材料で形成されてい る。

【0026】以上のように、端子配列を直線状にしたた め、弾性表面波帯域通過フィルタチップF1、F2の信 号のクロストークの発生を抑制することができ、弾性表 面波帯域通過フィルタチップF1 、F2 自体をパッケー ジPCK内に収納する場合の特性劣化を防止でき、分波 20 器を確実に小型化することが可能となる。

【0027】[II] 第2実施例

図6に、本発明の第2実施例を示す。この実施例は、第 1実施例(図5)の変形例に相当するもので、各端子を 結ぶ信号線 1s がジグザグ状位置になるように各端子が 配置されている。このように、信号線 1s がジグザグ状 となっていても、その延在方向が略一直線状をなしてい るので、信号線 1 s の電界の方向をそろえることが可能 であり、弾性表面波帯域通過フィルタチップF1 とF2 間において充分なアイソレーションを確保しうる。ま た、チップ信号入力端子A1 とチップ信号入力端子B1 とを互いに離間させることで、端子ブロックU2 上のパ ッケージ信号入力端子C1 とパッケージ信号入力端子D 1 を形成する上で、端子ブロックU2 の全幅を占めるこ とができ、図5に示すように、パッケージ信号入力端子 C1 とパッケージ信号入力端子D1 とを隣接させる必要 がないので、その分だけパッケージ信号入力端子C1、 パッケージ信号入力端子D1 の面積を大きくとることが できるし、あるいは逆に端子ブロックU2 の幅を狭める できる。また、このような端子配置を可能とすること は、弾性表面波帯域通過フィルタチップF1、弾性表面 波帯域通過フィルタチップF2 のレイアウト設計上の自 由度をもたらすことにもなる。

【0028】[III]第3実施例

図7に、本発明の第3実施例を示す。この実施例は、図 5のように弾性表面波帯域通過フィルタチップF1 、F 2 を横並びに配置するのではなく、両弾性表面波帯域通 過フィルタチップF1、F2を同じ方向に向けてパッケ ージPCK内に収納一体化した例である。

【0029】この実施例では、パッケージPCKの長辺 側内部に端子ブロックU1 、U2 を形成し、それらの上 に接地端子GND、パッケージ信号入力端子C1、パッ ケージ信号出力端子C2、パッケージ信号入力端子D 1、パッケージ信号出力端子D2 が形成されている。そ して、端子配列は、弾性表面波帯域通過フィルタチップ F1 側では、PCKを横断する方向にパッケージ信号入 力端子C1 、チップ信号入力端子A1 、チップ信号出力 端子A2、パッケージ信号出力端子D2となり、弾性表 10 面波帯域通過フィルタチップF2 側ではパッケージ信号 入力端子D1 、チップ信号入力端子B1 、B2 、パッケ ージ信号出力端子D2 となる。

【0030】ここで、各端子間を結ぶ信号線 1s は弾性 表面波帯域通過フィルタチップF1側と弾性表面波帯域 通過フィルタチップF2 側とで平行となり、クロストー クの面からは不利となるが、弾性表面波帯域通過フィル タチップF1 個と弾性表面波帯域通過フィルタチップF 2 側の信号線 1s 相互の間には弾性表面波帯域通過フィ ルタチップF1 の接地端子GND1 とパッケージPCK 側の接地端子GNDとを結ぶ接地線 1g が存在すること になり、この接地線1g が電磁波シールド作用を営むの で、実用上の問題はなく、小型化が可能となる。

【0031】このように、本実施例のような収納形式に よっても充分なアイソレーションを確保することがで き、弾性表面波帯域通過フィルタチップF1 、F2 自体 の封入を可能として小型化が達成される。

【0032】[IV]第4実施例

図8に、本発明の第4実施例を示す。この実施例は、各 端子間を結ぶ信号線 1 s が弾性表面波帯域通過フィルタ 30 チップF1 側と弾性表面波帯域通過フィルタチップF2 **側とで互いに直交する線分上に位置するよう端子配列を** 施した例である。

【0033】すなわち、図8に示すように、端子ブロッ クU1 上において、パッケージ信号入力端子C1 、パッ ケージ信号入力端子D1は中央寄りに位置され、端子ブ ロックU2 上において、パッケージ信号出力端子C2、 パッケージ信号出力端子DzはパッケージPCKの端部 寄りに位置され、パッケージ信号入力端子C1 とパッケ ージ信号出力端子C2 とを結ぶ線分Xとパッケージ信号 ことが可能となる。その結果PCKを小型化することも 40 入力端子D1 とバッケージ信号出力端子D2 とを結ぶ線 分Yとが互いに直角をなすようにされ、そして線分Xに 沿ってチップ信号入力端子A: 、チップ信号出力端子A 2 が配置され、かつ、線分Yに沿ってチップ信号入力端 子B1 、B2 が配置されている。

> 【0034】このような端子配列とすることにより、パ ッケージ信号入力端子C1 とチップ信号入力端子A1 、 チップ信号出力端子A2 とパッケージ信号出力端子C2 を結ぶ信号線 1s と、パッケージ信号入力端子D1 とチ ップ信号入力端子B1、チップ信号出力端子B2とパッ 50 ケージ信号出力端子D2 を結ぶ信号線1s とが互いに略

直交することとなり、弾性表面波帯域通過フィルタチッ プF1 側の信号線 1sと弾性表面波帯域通過フィルタチ ップF2 側の信号線1s との間のクロストークを防止す ることが可能となる。

【0035】[V]第5実施例

図9に、本発明の第5実施例を示す、この実施例は、図 示するように、弾性表面波帯域通過フィルタチップF1 と弾性表面波帯域通過フィルタチップF2 の間に、接地 端子GNDに電気的に接続された金属シールド板Sを設 けた例を開示する。この場合、弾性表面波帯域通過フィ ルタチップF1、F2の配列方向は、端子の取出し位置 の関係から、例えば、図7に示す方向とするが好まし く、また、図7の場合に生じる信号線1s の平行配列に よるクロストークの問題を完全に解決しうる。他の構成 は図8と同様であってよい。

【0036】[VI]第6実施例

図10に本発明の第6実施例を示す。この実施例は前述 の第1~第5実施例がパッケージPCK内部におけるア イソレーションを対象にしていたのに対し、パッケージ PCK外部におけるアイソレーションを考慮したもので 20 ある.

【0037】すなわち、弾性表面波帯域通過フィルタチ ップF1、F2をパッケージPCK内に封入するととも に、内部回路を機能させるためには外部端子をPCKの 外部表面に導出する必要があるのであるが、その場合、 外部端子は相互に信号電波の発生源として作用するの で、何らかの防止策を講じなければならない。

【0038】そこで、本実施例では、弾性表面波帯域通 過フィルタチップF1 につながる外部信号端子T1 と弾 性表面波帯域通過フィルタチップF2 につながる外部信 30 特性図である。 号端子Tz とをパッケージPCKの相対向する端部側に 置いて両者を離間させるとともに、外部信号端子T1 と T2 を結ぶ線分×に対し直角をなす線分y上に位置する パッケージPCKの端部に弾性表面波帯域通過フィルタ チップF1 および弾性表面波帯域通過フィルタチップF 2 の両者につながる共通外部信号端子To を配置し、全 体として共通外部信号端子To、外部信号端子Ti、T 2 が三角形の頂点に位置するように配置されている。そ して、各共通外部信号端子To、外部信号端子Ti、T 2 は両側にGNDを配置し、T₀ 、T₁ 、T₂ からの信 40 F₁ …弾性表面波帯域通過フィルタチップ 号洩れを防止している。

【0039】 このように、パッケージPCK内部でのア イソレーションの確保とともにパッケージPCK外部で のアイソレーションをも充分にとることにより、分波器 DPLXモジュールの小型化の完成度がより向上する。 【0040】ここで、図11に、以上の各実施例による アイソレーションの効果を示す。図中、aは何らアイソ レーションの対策をしない場合、bは図5等の信号線1 s 配置をした場合、cは図9の金属シールド板Sを設け た場合の端子間アイソレーション特性を示したものであ 50 1s …信号線

る。この図11からも、端子配列金属シールド板Sの設 置によるS/Nの向上がわかる。

【0041】なお、以上の各実施例において、パッケー ジPCK内部を2層構成とし、そのうちの1層にインピ ーダンス整合回路を配置したものとする。

[0042]

【発明の効果】以上の通り、本発明によれば、弾性表面 波帯域通過フィルタチップ自体をパッケージ内に収納一 体化し、端子配列等による電磁シールドあるいは信号ク 10 ロストークを防止するよう構成したので、弾性表面波帯 域通過フィルタチップ間のアイソレーションを良好に保 ちつつ小型化することができる。

【図面の簡単な説明】

【図1】本発明に係る分波器の構成を示すブロック図で

【図2】各弾性表面波帯域通過フィルタチップの周波数 特性図である。

【図3】各弾性表面波帯域通過フィルタチップの等価回 路図である。

【図4】各弾性表面波帯域通過フィルタチップの電極お よび信号入出力端子の配置パターンを示す平面図であ 3.

【図5】本発明の第1実施例を示す平面図である。

【図6】本発明の第2実施例を示す平面図である。

【図7】本発明の第3実施例を示す平面図である。

【図8】本発明の第4実施例を示す平面図である。

【図9】本発明の第5実施例を示す平面図である。

【図10】本発明の第6実施例を示す平面図である。

【図11】本発明の効果を示す端子間アイソレーション

【符号の説明】

A1 …チップ信号入力端子

A2 …チップ信号出力端子

B1 …チップ信号入力端子

B2 …チップ信号出力端子

C1 …パッケージ信号入力端子

C2 …パッケージ信号出力端子

D1 …パッケージ信号入力端子

D2 …パッケージ信号出力端子

F2 …弾性表面波帯域通過フィルタチップ

GND、GND1、GND2 …接地端子

M…インピーダンス整合回路

PCK…パッケージ

R、R1 、R2 、R3 、R4 …弹性表面波共振器

S…金属シールド板


To …共通外部信号端子

T1 、T2 …外部信号端子


U1 、U2 、U3 …端子ブロック

16 …接地線






【図2】




【図4】·

【図3】




フィルタチップの構造例




【図5】

本発明の第1実施例



【図6】


本発明の第2実施例




【図7】

【図8】

本発明の第3実施例




本発明の第4契施例




【図9】

本発明.0第5與施例




【図10】



【図11】

本祭明による効果を示す端子間アイソルーション特性



フロントページの続き

(72) 発明者 宮下 勉

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 平沢 暢朗

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 大森 秀樹

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内